差分线对PCB设计

差分线对的PCB设计要点

差分线对是指一对存在耦合的传输线。差分信号的传输是利用两个输出驱动来驱动差分线对，一根携带信号，另一根携带它的互补信号。我们需要的就是差分线对间的电压差，它携带着要传输的信息。

一、差分信号传输的优点

差分信号传输与单端信号传输相比有很多优点：

（1）抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消；

（2）能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少；

（3）时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路设计。

对于PCB工程师来说，最关注的还是如何确保在实际布线中能完全发挥差分信号的优势。接触过PCB设计的人都会了解差分布线的一般要求，那就是“等长、等距”。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还没有对差分线对的实际设计处理做过深入分析。下面就重点讨论一下PCB差分信号PCB设计中几个常见的要点。

二、差分线对PCB设计要点

2.1等长

等长是为了使每根线上的信号传输时延相同，来确保两个差分信号时刻保持极性相反。两条传输线上的任何时延差别都会使部分差分信号变成共模信号，严重影响信号质量。等长就是使差分线对的两根信号线布线长度尽量相同。通常对于高速差分信号等长的匹配要求是±10 mils之内。当然，这是一个较高的要求，真实的数值我们可以通过信号允许错位（skew，芯片手册上可以查到）和信号传输时延（一般180皮秒每英寸）来计算。

由于器件布局、引脚分布等原因，直接布线生成的差分线对大多数情况都不等长，这就需要进行手动绕线。手动绕线一般在芯片引脚处进行，目的是减少差分线对阻抗不连续点。图1展示了两种常用的绕线方式。

2.2等距

等距是为了保证差分线对之间差分阻抗的连续性，减少反射。差分阻抗是设计差分对的重要参数，如果不连续,就会影响信号完整性。差分阻抗可以看做两个单端信号线的等效阻抗串联，通常单端信号线的等效阻抗为50Ω，所以一般情况下差分阻抗都应保持在100Ω。等距就是使差分线对间的距离保持相等（即平行走线），保证差分线对全程的差分阻抗不改变。

差分阻抗和差分线对的线宽、线间距、印制板层叠顺序、介质的介电常数等诸多参数有关，其中某些参数只有印制板生产厂商才能提供，因此印制板设计者应与生产厂商共同协商决定线间距等参数。值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线间距来补偿因为介质的介电常数变化带来的特性阻抗变化。与不等长相比，不等距对信号完整性的影响较小。当等长与等距规则冲突时，应优先满足等长。

2.3差分线对与印制板层叠

PCB板的层叠设置和信号的耦合以及屏蔽都有着密切的关系。有一种观点认为差分线对彼此为对方提供回流途径，因此差分信号不需要地平面作为回流路径，这是一个错误的认识。一般差分走线之间的耦合较小，往往只占10%～20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。在PCB设计中，差分信号要求至少紧邻一个地平面，两侧都能紧邻地平面最好。推荐层叠方式如图2所示，信号质量从左到右依次降低，但都能满足基本要求。

同高速单端线路一样，差分线对也对参考地平面有完整性要求。即差分线对经过的路径上，其参考地平面必须保证连续，不能出现分割，如图3所示。

2.4差分线对与其它信号的距离

控制差分线对和其它信号间的距离，可以有效减少其它信号对差分线对的干扰和抑制EMI。我们知道，电磁场能量是随着距离平方递减的，一般差分线对和其它信号间的距离大于差分线宽的4倍或差分线对间距的3倍（取其数值大者）以上时，它们之间的影响就极其微弱了，基本可以忽略。公式如下：

L>4w且L>3d，其中，L：差分线对和其它信号间的距离；w：差分线的线宽；d：差分线对的线间距。

这里，其它信号包括其它差分线、单端线、信号平面等。同时，差分线对和其参考平面边沿的距离也应按照上述方式进行计算，这样做的目的是保证两条差分线的对称性，减少共模噪声，如图4所示。

2.5差分线对的端接

给差分线对增加端接电阻是保证差分传输线阻抗匹配的一种有效方法。终端匹配电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。目前最常用的差分信号有LVDS和LVPECL两种，下面就分别介绍这两种信号的端接方式。

（1）LVDS信号：LVDS是一种低摆幅的差分信号技术，其传输速率一般在几百Mb/s以上。LVDS信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5 mA。端接电阻一般只要跨接在正负两路信号的中间就可以了，如图5所示。

（2）LVPECL信号：LVPECL电平信号也是适合高速传输的差分信号电平之一，其传输速率可达到1 Gb/s。它的每一单路信号都有一个比信号驱动电压小2 V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻，而只能将每一路进行单端匹配，如图6所示。

要注意的是，随着微电子技术的发展，很多器件生产商已经可以把终端匹配电阻做到器件内部（在芯片手册上可以查到），以减少PCB设计者的工作。此时就不能再进行端接了，否则反而会影响信号质量。

2.6其它要注意的问题

在进行差分线对的PCB设计时，还应注意以下问题：尽量减少使用过孔和其他一些引起阻抗不连续的因素；不要使用90°折线，可用圆弧或45°折线代替；必要时在不同差分线对之间加地平面隔离以防止相互问的串扰；

不要只是保证走线总长度相等，而是尽量做到走线的每一段都相等（针对阻抗不连续点划分，如插座）；如非必要，尽量不要在差分线上增加测试焊盘。

总结

差分线对以其优异的性能逐渐成为高速数字电路设计中的常用手段。在高速数字PCB设计中，运用差分线对传输高速信号，一方面在对PCB系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB设计者的水平提出了更高要求。作为PCB设计工程师应该深刻理解传输线理论的有关概念，仔细分析各种畸变现象的原因，找出合理有效的解决办法；还要不断把工作中积累的一些经验加以总结，才能够取得满意的设计效果。

以上就是我们深圳市组创微电子有限公司为您介绍的差分线对的PCB设计要点。如果您有智能电子产品的软硬件功能开发需求，可以放心交给我们，我们有丰富的电子产品定制开发经验，可以尽快评估开发周期与IC价格，也可以核算PCBA报价。我们是多家国内外芯片代理商：松翰、应广、杰理、安凯、全志、realtek，有MCU、语音IC、蓝牙IC与模块、wifi模块。我们的拥有硬件设计与软件开发能力。涵盖了电路设计、PCB设计、单片机开发、软件定制开发、APP定制开发、微信公众号开发、语音识别技术、蓝牙wifi开发等。还可以承接智能电子产品研发、家用电器方案设计、美容仪器开发、物联网应用开发、智能家居方案设计、TWS耳机开发、蓝牙耳机音箱开发、儿童玩具方案开发、电子教育产品研发。